実世界情報システムプロジェクト~ネオサイバネティックス研究グループ~

高速ビジョンシステムに関する研究成果

石川正俊 橋本浩一 小室孝 鏡 慎吾 情報理工学系研究科システム情報学専攻

概要

1 秒間に 1000 フレームの画像処理能力を持つ 高速ビジョンシステムを複数台用いて人間の動き や意図を人間が行動を終了する前にあらかじめ察 知するようなセンシングシステムを開発する.そ して,人を超える性能を提示するデモンストレー ションを実現することで,システムの有効性を目 に見える形で示すことを目標とする.

1 はじめに

実環境で人とロボットがインタラクトする場合, システムが人間と直接的に触れ合うのでビジョン などのセンサによって人間の動きを素早く観測し, 正確かつ安全にロボットを制御する必要がある.

一方,我々はこれまでに,視覚情報を実時間に取 得・処理する視覚情報処理デバイスとして,イメー ジセンサの画素毎に処理回路を取り付けたビジョ ンチップおよびその技術を応用した高速ビジョン システムの開発を行っており,それを用いて従来 の視覚センサでは不可能な1msの高速視覚フィー ドバックを実現している.視覚情報は実世界情報 の中でも特に情報量が多く,人間の活動の基本と なるものであり,これを実時間に取得・処理する ことが,情報システムの高度化において重要であ るといえる.

本研究では,この1秒間に1000フレームの画 像処理能力を持つ高速ビジョンシステムを複数台 用いて人間の動きや意図を人間が行動を終了する 前にあらかじめ察知するようなセンシングシステ ムを開発する.

具体的には,視覚によって微少な人間の行動を 高速に検出するアルゴリズムおよび視覚特徴量か ら人間の意図を知るための学習アルゴリズムを開 発する.さらに,人と対戦するゲームなどにおい



図 1: システム全体の構成.

て人を超える性能を提示するデモンストレーションを実現することで,システムの有効性を目に見える形で示すことを目標とする.

本報告では,平成15年度の成果として,前年 度までに開発した超並列ビジョンの実績に基づき, その複数台のネットワーク接続の実現に向けて新 たに導入したビジョンシステムの概要について報 告する.

2 アーキテクチャ

開発したシステム全体の構造を図1に示す.光 検出器 (PD)/処理回路 (PE) のアレイと,それに 対して制御信号,アナログ参照電圧を供給するコ ントローラからなる.

図 2 に新たに導入された PE の構造を示す [1]. 全ての画素が単一の命令流によって制御される.各 画素の PE には,ビットごとに演算を行う ALU と,ビットごとにランダムアクセス可能なローカ ルメモリが備わっている.ALU は,全加算器と入 出力マルチプレクサ,キャリーレジスタからなる.



図 2: PE のブロック図

この基本的な構成は前年度までのアーキテクチャ と同様のものであり,ビットごとの演算を繰り返 すことで,さまざまな画像処理を実行できる.

画素間の通信には新たな構造が導入された.各 画素はその隣接画素と,図2にLatch N と示さ れた D ラッチからなる出力ポートを通して通信 できる.エッジ検出や平滑化などの処理がこれに よってなされるだけではなく,Latch N をイネー ブルし続けることによって隣接する PE を結合し, 一つの大きな組合せ論理回路として扱う手段とし ても利用できる点を新たな特徴とする.

この PE 結合機能により,離れた PE 間の効率 的な通信を実現することができ,対象の位置,姿 勢の抽出といった大域的な特徴計算が高速化され るほか,ブロックマッチング,座標変換のように 以前のアーキテクチャでは不得手であったさまざ まな処理が,効率的に実行できるようになった.

制御機構についても,前年度の構造を元に,新 しい PE アレイアーキテクチャに対して最適化さ れたアーキテクチャを新たに開発した.具体的に は,図3に示す制御アーキテクチャのうち,PE アレイに依存する部分である SIMD パイプライン の再設計を行った.

新しい SIMD パイプラインの構造を図 4 に示 す.SIMD アレイ制御信号は,命令フェッチの後, ID, VA の各ステージを通して展開・生成され,後 続する VI ステージで,逓倍されたクロックに同 期して SIMD アレイに送出される.ここで,命令 コードと制御信号の対応づけの一部や,制御信号



図 3: 既に提案した制御アーキテクチャ



図 4: 新たに設計された SIMD パイプラインの 構造

の遷移タイミング等を事後的に変更可能なように, これらがコントローラ内においたテーブルに従っ て制御されるようにしており,仕様変更への柔軟 な対応を可能としている.

3 システム実装

システムとしての実装に当たっては,2つの目 標を設定した.1つは,ネットワーク接続等を含 めた新機能への対応を容易とする拡張性の確保で あり,2つめは,具体的なデモンストレーション システムとしての利用に耐える使いやすさである. この2つの目標は,特にフォームファクタの決定 においては相反しがちであり,その調整を取るこ とが重要である.

開発したシステムの外観および構成する各基板 を 図 5 および図 6 に示す.最小構成は,ビジョン



図 5: 開発したシステム



図 6: 開発したシステムの構成基板

チップを搭載する基板 (図6左上) と, コントロー ラを実装した FPGA 等を搭載する基板 (同右上) の2枚をスタックした形となる.

必要に応じて,入出力レベル変換基板(同 左下) や電源基板(同 右下)を追加して使用する.ユー ザは,自分の必要とするモジュールのみを組合せ て使うことができる.スタックの形を採用するこ とで,構造上は基板の枚数に制限がないため,必 要に応じて新たなモジュールを開発し,追加する ことも可能である.

すべての基板サイズを 76×76 mm に合わせ,入 出力レベル変換や電源といった必ずしもオンボー



図 7: ディジタルビジョンチップのチップ写真

ドである必要のない要素を複数の基板に分配する とともに,大容量 FPGA を導入して部品数の減 少を図った.これにより,従来に比べて大幅な小 型化を実現した.

図 5 の最前面にあるセンサボードには,前述の PD/PE アレイアーキテクチャの CMOS VLSI と しての実装であるディジタルビジョンチップを搭 載している.そのチップ写真を図 7 に示す.0.35 μ m CMOS プロセスを用いて, $5.4 \times 5.4 \text{ mm}^2$ の チップ内に 64×64 画素を集積している.

前面から 2 枚目にに当たるコントローラ基板 には,前述した制御アーキテクチャを実装した FPGA が搭載されている.外部システムとのイ ンタフェースを柔軟にするため,FPGA 外の要素 についても,外部との接続は必ず FPGA を経由す るように構成されている.これによってさまざま な外部システムとの接続を,FPGA 内に実装され たインタフェースモジュールの入れ替えのみで実 現することができる.現在,この構造を利用して, ネットワーク接続を実現するための拡張を行って いるところである.

動作実験を行い,コントローラの命令レート 10MHz,SIMD アレイの制御信号レート 80MHz での動作を確認した.命令サイクルの粒度での実 時間性を保証可能なアーキテクチャであるため, 制御の時間分解能は100ns である.基本的な視覚 処理の結果を図 8 に示す.



図 8: 視覚処理結果.(a) 6 ビットグレースケール 撮像(b) エッジ検出(c) 重心検出.

4 ソフトウェア A-D 変換

実環境で有効に機能する視覚システムを実現す るためには,状況に応じて適切に感度特性を制御 し,柔軟に適応できることが必要となる.これを 実現するため,PDの動作をソフトウェアで制御 し,任意のA-D変換特性を実現するための手法 を提案した[2].この手法では,開発したコント ローラの持つ実時間制御性能を最大限に活用し, PDを制御するタイミングと,その各時刻におけ る PDへの供給電圧を最適にスケジュールするこ とで,与えられたA-D変換特性を,ノイズを最小 化する条件の下で実現する.ノイズの低減は,暗 い照明条件下での撮像を可能とするために重要で ある.

開発したシステムを用いて実際に感度特性制御 を行った実験結果を 図9 および図10 に示す.フ レーム時間は8msとした.点灯した白熱球デスク ライトと,犬のぬいぐるみが被写体として収まっ ている.(a)に照度に比例する特性で撮像したも のを,(b)に照度に対して対数圧縮される特性で 撮像したものを示す.また,ヒストグラムが均等 となるような特性で撮像したものを(c)に示す. (b)および(c)の撮像結果からわかるように,適 切なA-D変換特性を与えることによって広いダ イナミックレンジに渡る撮像を実現することが可 能となっている.

5 おわりに

超高速ビジョンを複数台接続して用いることを 想定し,新たに開発されたシステムについて報告



図 9: 異なる A-D 変換スケールでの撮像結果

(a) linear (b) logarithmic (c

(c) histogramequalized



図 10: A-D 変換に用いた制御スケジュール.1 ス テップを最大露光時間の1/10000 とした.

した.現在,本システムのネットワーク接続の実現に向けて,開発を継続しているところである.

参考文献

- 小室孝, 鏡慎吾, 石川正俊. ビジョンチップのた めの動的再構成可能な SIMD プロセッサ. 電 子情報通信学会論文誌 (D-II), Vol. J86-D-II, No. 11, pp. 1575–1585, 2003.
- [2] Shingo Kagami, Takashi Komuro, and Masatoshi Ishikawa. A software-controlled pixel-level A-D conversion method for digital vision chips. In 2003 IEEE Workshop on Charge-Coupled Devices and Advanced Image Sensors, 2003.